

Prototipo sensor de imagen CMOS con arquitectura de modulación a nivel columna

A Prototype CMOS Image Sensor with a Column-Level Modulation Architecture

Garduza-González Sergio

*Instituto Politécnico Nacional, UPIITA
Departamento de Ingeniería
Correo: sgarduza@ipn.mx*

Gómez-Castañeda Felipe

*Centro de Investigación y de Estudios Avanzados del IPN
Departamento de Ingeniería Eléctrica
Correo: fgomez@cinvestav.mx*

Moreno-Cadenas José Antonio

*Centro de Investigación y de Estudios Avanzados del IPN
Departamento de Ingeniería Eléctrica
Correo: jmoreno@cinvestav.mx*

Ponce-Ponce Víctor Hugo

*Instituto Politécnico Nacional, CIC
Correo: vponce@cic.ipn.mx*

Información del artículo: recibido: febrero de 2015, reevaluado: abril de 2015, aceptado: agosto de 2015

Resumen

Un sensor de imagen CMOS se compone de matriz de sensado, lógica de selección fila/columna y convertidor analógico-digital. El desempeño de este último influye en el desempeño global del sensor de imagen. Una alternativa estudiada en los últimos años, es la arquitectura de sobremuestreo, que a diferencia de la tradicional arquitectura Nyquist, alcanza la misma razón señal a ruido, pero con cuantificador de 1-bit. Esta importante ventaja es atractiva para depender menos de las imperfecciones tecnológicas de los circuitos. Este artículo presenta el diseño de un prototipo sensor de imagen CMOS con prestaciones básicas para fotografía digital, que incluye matriz de fotodiodos, circuitos de selección fila/columna y modulador sigma-delta a nivel de 4-columnas. La modulación sigma-delta aprovecha la ventaja del sobremuestreo, disminuye el ruido de cuantificación en banda, es robusto y compatible con dispositivos MOSFET. Para el diseño del modulador se optimizó la razón señal a ruido, a través de un modelo comportamental. Todos los circuitos se implementaron con reglas de diseño de señal mixta y se fabricaron en un solo chip con tecnología CMOS estándar. Los resultados de mediciones e imágenes obtenidas con el prototipo muestran que la metodología de diseño que se utilizó es fiable. Este prototipo es un circuito VLSI y es la base del diseño de nuevos sistemas de detección fotónica para diversas aplicaciones.

Descriptores:

- convertidor analógico-digital de sobremuestreo
- densidad espectral de potencia
- modelo comportamental
- modulación sigma-delta
- razón señal a ruido de cuantificación
- ruido de cuantificación
- sensor de imagen CMOS
- transistor de efecto de campo de metal-óxido-semiconductor

Abstract

A CMOS image sensors is composed of array pixel, row/column selection logic and analog to digital converter. The performance of this latter influences the image sensor overall performance. An alternative studied in recent years, is the oversampling architecture, unlike traditional Nyquist architecture, has the same signal to noise ratio, but with 1-bit quantizer. It is major advantage is attractive to reduce dependence on technological imperfections of the circuits. This paper presents the design of a prototype CMOS image sensor with basic performance to digital still-photography, which includes sigma-delta modulator at the 4-columns. The sigma-delta modulation takes advantage of oversampling, robustness and compatibility with MOS-FET devices. To design the modulator, the SNR was optimized, through a model which includes noise sources. All circuits were implemented with mixed signal design rules and manufactured on a single chip using standard CMOS technology. The results of measurements and images obtained with the prototype show that the design methodology used is reliable. This prototype is a VLSI circuit and is the basis for the design of the new photodetection systems in other applications.

Keywords:

- oversampling analog-digital converter
- power spectral density
- behavioral model
- sigma-delta modulation signal-to-quantizer noise-ratio
- quantizer noise
- CMOS image sensor
- metal-oxide-semiconductor field effect transistor

Introducción

Como resultado del avance en los procesos de fabricación de circuitos integrados, llegó el sensor de imagen basado en silicio. Actualmente existen dos versiones: el dispositivo acoplado por carga o CCD y el sensor de imagen CMOS o CIS (El Gamal y Eltoukhy, 2005).

A mediados de los años 90 surgió el CIS, fabricado en tecnología CMOS estándar, el cual se logró gracias al uso de máscaras. Un CIS es un chip constituido por: matriz de píxeles, decodificador, amplificadores, convertidor analógico-digital (ADC) y circuito de control y temporizado. Tradicionalmente, los diseñadores han implementado el ADC con arquitectura tipo Nyquist (Hwang y Song, 2014), esta arquitectura requiere una razón señal a ruido de cuantificación del orden de 50 dB para alcanzar resoluciones de 8 bits. Dichos ADCs requieren un filtro limitador de ancho de banda, muestreador, cuantificador multinivel y codificador digital. Todo ello convierte a los ADCs tipo Nyquist en sistemas complejos de señal mixta de bajo desempeño, que utilizan espacio considerable en el chip.

Una alternativa a los convertidores tipo Nyquist, que en años recientes se prefiere, es la conversión por sobremuestreo y particularmente, la técnica que usa modulador sigma-delta ($\Sigma\Delta$). Un $\Sigma\Delta$ puede formar parte de un ADC o solamente ser un bloque de sensado. En cualquier caso, la salida de un $\Sigma\Delta$ es una versión digital de la señal, que llega a ser de alta resolución, pero con baja velocidad de conversión (De La Rosa, 2011). Debido a esto, los $\Sigma\Delta$ son útiles para la digitalización de señales de baja frecuencia. Un $\Sigma\Delta$ lleva a cabo dos operaciones: discretización en amplitud y su-

vizado del ruido de cuantificación (Proakis y Manolakis, 2007), es decir, el desplazamiento de componentes de ruido de cuantificación fuera del ancho de banda de interés. Tratándose de un $\Sigma\Delta$ de 1-bit, su salida produce una sucesión de pulsos digitales, en los cuales se encuentra codificada la señal de entrada, similar a la modulación por pulsos codificados o PCM.

Este artículo presenta el diseño de un prototipo sensor de imagen CMOS para fotografía digital elemental. En este prototipo se toma en cuenta el tiempo de exposición, el cual se determina por el tiempo de integración en los píxeles (también llamado *shutter time*). En una cámara fotográfica convencional, el tiempo de integración suele estar entre 30 s y 250 μ s. Para el prototipo CIS se seleccionó un tiempo de integración máximo de 4 ms. Tomando este tiempo como referencia, realizar la lectura de una matriz de 24x32 píxeles, requeriría un tiempo de lectura por píxel (t_l) de aproximadamente 5.2 μ s




Figura 1. Arquitectura para el prototipo sensor de imagen CMOS

Download English Version:

<https://daneshyari.com/en/article/274818>

Download Persian Version:

<https://daneshyari.com/article/274818>

[Daneshyari.com](https://daneshyari.com)