کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
10411590 | 894671 | 2016 | 7 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
Conduction barrier offset engineering for DRAM capacitor scaling
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
موضوعات مرتبط
مهندسی و علوم پایه
سایر رشته های مهندسی
مهندسی برق و الکترونیک
پیش نمایش صفحه اول مقاله
چکیده انگلیسی
DRAM capacitors are reaching the scaling limit and new approaches are necessary to enable further reduction of the physical thickness of the capacitor dielectric. The conduction band offset (CBO) of a platinum noble metal electrode on atomic layer deposited ZrO2/Al2O3/ZrO2 is evaluated and compared to a titanium nitride electrode. Internal Photo Emission Spectroscopy and Photoconductivity measurement are used to estimate the barrier height and band gap, respectively. The barrier height difference between the two electrodes is evaluated in comparison with a previously reported model. Finally, the impact of an increased barrier height on dielectric scaling will be discussed based on a leakage current simulation of a ZrO2 capacitor.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Solid-State Electronics - Volume 115, Part B, January 2016, Pages 133-139
Journal: Solid-State Electronics - Volume 115, Part B, January 2016, Pages 133-139
نویسندگان
Milan PeÅ¡iÄ, Steve Knebel, Kyuho Cho, Changhwa Jung, Jaewan Chang, Hanjin Lim, Nadiia Kolomiiets, Valeri V. Afanas'ev, Thomas Mikolajick, Uwe Schroeder,