کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
11020926 | 1715047 | 2018 | 6 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
A 2.4â¯mW 2.5â¯GHz multi-phase clock generator with duty cycle imbalance correction in 0.13â¯Âµm CMOS
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
موضوعات مرتبط
مهندسی و علوم پایه
مهندسی کامپیوتر
سخت افزارها و معماری
پیش نمایش صفحه اول مقاله
چکیده انگلیسی
A high-speed multi-phase clock generator with duty cycle imbalance correction is proposed. Multiplexers are added between every two registers to correct the imbalance, hence to reduce the deviation of duty cycle and magnitude among multi-phase clocks while maintaining a high operating frequency and low power consumption. An eight-phase 12.5% duty cycle clock generator is designed and fabricated using a 0.13â¯Î¼m RF CMOS process. It's able to generate multi-phase clocks with less than 1° duty cycle imbalance and has a measured operating frequency up to 2.5â¯GHz with a maximum power consumption of 2.4â¯mW from a 1.2â¯V supply while occupying a silicon area of 65â¯Î¼mâ¯Ãâ¯100â¯Î¼m.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Integration - Volume 63, September 2018, Pages 87-92
Journal: Integration - Volume 63, September 2018, Pages 87-92
نویسندگان
Yun Fang, Xiao-Peng Yu, Zheng Shi, Kiat Seng Yeo,