کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
1676920 | 1518093 | 2006 | 4 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
Doubling speed using strained Si/SiGe CMOS technology
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
موضوعات مرتبط
مهندسی و علوم پایه
مهندسی مواد
فناوری نانو (نانو تکنولوژی)
پیش نمایش صفحه اول مقاله
چکیده انگلیسی
The benefit of high performance strained Si CMOS in terms of technology generations is quantified. It is shown that a 0.3 μm gate length strained Si/Si0.75Ge0.25 CMOS technology has the same gate delay as conventional technology having an effective gate length of 0.14 μm, but without the cost of re-tooling. Transconductance enhancements over conventional CMOS in excess of 200% are demonstrated for surface channel n- and p-MOSFETs using a Si0.75Ge0.25 virtual substrate without CMP and a high thermal budget process. To our knowledge these represent the best results reported to date at these dimensions.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Thin Solid Films - Volume 508, Issues 1â2, 5 June 2006, Pages 338-341
Journal: Thin Solid Films - Volume 508, Issues 1â2, 5 June 2006, Pages 338-341
نویسندگان
Sarah H. Olsen, Matthew Temple, Anthony G. O'Neill, Douglas J. Paul, Sanatan Chattopadhyay, Kelvin S.K. Kwa, Luke S. Driscoll,