کد مقاله کد نشریه سال انتشار مقاله انگلیسی نسخه تمام متن
10139397 1645957 2018 18 صفحه PDF دانلود رایگان
عنوان انگلیسی مقاله ISI
Bounding carry-in interference for synchronous parallel tasks under global fixed-priority scheduling
ترجمه فارسی عنوان
تداخل حمل و نقل محدود برای وظایف موازی هماهنگ تحت برنامه جهانی اولویت ثابت
کلمات کلیدی
سیستم های زمان واقعی جاسازی شده، جهانی ثابت اولویت، سیستم های چند پردازنده، تجزیه و تحلیل زمان پاسخ، وظایف موازی همزمان،
ترجمه چکیده
با افزایش روند استفاده از معماری چند هسته ای برای سیستم های جاسازی شده، مطالعه موازی درونی وظیفه ای در ادبیات جذاب و مطلوب می شود. اگر چه چندین کار مطالعه مدلهای موازی موازی پیشنهاد شده است، مشکل تجزیه و تحلیل دقیق برنامه ریزی برای پرونده چند پروسسور تا حد زیادی باز باقی مانده است. برای این منظور، این مقاله تمرکز دارد بر تحلیل زمان پاسخ برای وظایف موقت همزمان همزمان که در یک پلت فرم چند پردازنده برنامه ریزی شده است. به طور خاص، با بررسی ویژگی هر یک از تداخل، ابتدا یک روش تجزیه و تحلیل تداخل با دقت بیشتر در مقایسه با سایر کارهای موجود ارائه می کنیم. با توجه به هزینه های پیچیده ای از روش پیشنهادی، تکنیک هایی برای افزایش بهره وری با ضعف قابل قبول دقت ارائه می شود که بیشتر به طراحان سیستم می دهد. در نهایت، ما یک الگوریتم برنامه ریزی پویا برای تجزیه و تحلیل برنامه ریزی مجموعه کل کار بر اساس تکنیک تجزیه و تحلیل تداخل ارائه شده ارائه می دهیم. ارزیابی تجربی، کارایی و کارایی رویکرد پیشنهادی را با مقایسه با سایر روشها اثبات می کند.
موضوعات مرتبط
مهندسی و علوم پایه مهندسی کامپیوتر شبکه های کامپیوتری و ارتباطات
پیش نمایش مقاله
تداخل حمل و نقل محدود برای وظایف موازی هماهنگ تحت برنامه جهانی اولویت ثابت
چکیده انگلیسی
With the increasing trend towards using multi-core architecture for embedded systems, the study of intra-task parallelism becomes attractive and desirable in the literature. Although several work studying parallel task models has been proposed, the problem of precise scheduling analysis for the multiprocessor case has largely remained open. To this end, this paper concentrates on analyzing the response time for synchronous parallel real-time tasks scheduled on a multiprocessor platform. Specifically, by exploring the feature of each interfering task, we first present an interference analysis method with higher accuracy compared to other existing work. Considering the cost brought by a high complexity of the proposed method, we further introduce techniques to increase the efficiency with an acceptable loss of accuracy which gives more flexibility to the system designers. Finally, we provide a dynamic programming algorithm for analyzing the schedulability of the whole task set based on our proposed interference analysis technique. Experimental evaluation validates the performance and efficiency of the proposed approach by comparing with other methods.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Journal of Systems Architecture - Volume 90, October 2018, Pages 34-43
نویسندگان
, , ,