کد مقاله کد نشریه سال انتشار مقاله انگلیسی نسخه تمام متن
4956792 1364710 2016 13 صفحه PDF دانلود رایگان
عنوان انگلیسی مقاله ISI
A pareto-optimal runtime power budgeting scheme for many-core systems
ترجمه فارسی عنوان
طرح بودجه بندی قدرت در زمان اجرا بهینه برای سیستم های چند هسته ای
کلمات کلیدی
بودجه بندی قدرت، سیستم های بسیاری از هسته، برنامه نویسی دینامیک،
ترجمه چکیده
با توجه به افزایش مصرف برق، بخش قابل توجهی از چیپ های چند هسته ای آینده، اجباری است که برای برآورده شدن بودجه های برق خاموش شود. این روند یک تغییر پارادایم را از طرح های بودجه بندی کم قدرت به قدرت معمول به ارمغان آورده است، در حالیکه بهینه سازی عملکرد باید تحت محدودیت بودجه قدرت تنگ انجام شود. هنگام حرکت این پارادایم طراحی جدید به جلو، دو موضوع کلیدی وجود دارد. اولا، با مقیاس پذیری فرکانس در هسته، تعداد ترکیبات فرکانس هسته ها به طور نمادین رشد می کند. همانطور که هسته های بیشتر در تراشه یکپارچه می شوند، برای رسیدن به عملکرد مطلوب بیش از یک بودجه قدرت مشخص، چالش برانگیز می شود. ثانیا، بودجه های نیروی سیستم چند هسته ای ممکن است نوسان سریع داشته باشند. در نتیجه، طرح بودجه بندی قدرت باید سریعا تغییرات مناسب را برای ردیابی چنین تنوع بودجه برق انجام دهد. این مقاله با هدف حل مسئله بهینه سازی عملکرد کلی در بودجه قدرت با استفاده از تکنیک مقیاس فرکانس است. برای حل مشکل به طور موثر در زمان اجرا، ما یک شبکه برنامه ریزی پویا موازی پیشنهاد می کنیم که در آن راه حل های بهینه پارتو می تواند با استفاده از پیچیدگی زمان خطی به دست آید. نتایج تجربی تایید کرده اند که روش پیشنهادی می تواند زمان اجرا را با 45 درصد در مقایسه با سایر روش های موجود کاهش دهد. هزینه زمان اجرا و سخت افزار رویکرد پیشنهادی نسبتا کوچک است، مانند متوسط ​​و مصرف انرژی کمتر از 1٪ کل تراشه شبکه. این مقاله یک فرمول موثر برای ارائه راه حل های مطلوب پارتو برای بودجه بندی قدرت در سیستم های چند هسته ای آینده را نشان می دهد.
موضوعات مرتبط
مهندسی و علوم پایه مهندسی کامپیوتر شبکه های کامپیوتری و ارتباطات
پیش نمایش مقاله
طرح بودجه بندی قدرت در زمان اجرا بهینه برای سیستم های چند هسته ای
چکیده انگلیسی
Due to the ever-escalating power consumption, a significant proportion of the future many-core chips is mandatory to be switched off to meet the power budgets. This trend has brought up a paradigm shift from conventional low-power to power budgeting designs, where performance optimization needs to be performed under a tight power budget constraint. There are two key issues to be considered when moving this new design paradigm forward. Firstly, with per-core frequency scaling, the number of frequency combinations of the cores grows exponentially. As more cores are integrated onto a chip, it becomes more challenging to achieve the optimal performance over a given power budget. Secondly, the power budgets of many-core system might undergo a rapid fluctuation. Consequently, the power budgeting scheme needs to be prompt to make appropriate changes to track such power budget variation. This paper is aiming at resolving the problem of optimizing overall performance over a power budget using frequency scaling technique. To solve the problem efficiently at runtime, we propose a parallel dynamic programming network, in which the Pareto-optimal solutions can be obtained using linear time complexity. Experimental results have confirmed that the proposed approach can reduce the execution time by 45% when compared to other existing methods. The runtime overhead and hardware cost of the proposed approach are reasonably small, such as the average area and power consumption are less than 1% of the whole network-on-chip. This paper demonstrates an effective formulation for delivering Pareto-optimal solutions for power budgeting in future many-core systems.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Microprocessors and Microsystems - Volume 46, Part B, October 2016, Pages 136-148
نویسندگان
, , , , , , ,