کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
4956882 | 1364714 | 2016 | 4 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
Comments on “Fast architecture for decimal digit multiplication”
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
کلمات کلیدی
موضوعات مرتبط
مهندسی و علوم پایه
مهندسی کامپیوتر
شبکه های کامپیوتری و ارتباطات
پیش نمایش صفحه اول مقاله
چکیده انگلیسی
This paper proposes some corrections and comments to the BCD multiplier presented in the paper “Fast architecture for decimal digit multiplication”, published in the Journal of Microprocessors and Microsystems (Volume 39, 2015, issues 4-5, pages 296-301). Some corrections are first proposed to the presented binary multiplier, while the discussion is later extended to some issues that have been found regarding the binary-to-BCD converter.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Microprocessors and Microsystems - Volume 47, Part B, November 2016, Pages 441-444
Journal: Microprocessors and Microsystems - Volume 47, Part B, November 2016, Pages 441-444
نویسندگان
E. Castillo, A. Lloris, A. GarcÃa, L. Parrilla, D.P. Morales,