| کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
|---|---|---|---|---|
| 6885898 | 1444583 | 2018 | 7 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
An FPGA-based controller for a 77â¯GHz MEMS tri-mode automotive radar
ترجمه فارسی عنوان
کنترل‌کننده مبتنی بر EPGA برای رادار خودکار سه‌حالتی 77 GHz MEMS
همین الان دانلود کنید
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
کلمات کلیدی
MEMS، رادار، EMCW، EPGA، لنزهای راتمن
فهرست مطالب مقاله
چکیده
کلمات کلیدی
1-مقدمه
2. اصل عملیاتی رادار سه حالتی MEMS
شکل 1. نمودار بلوک رادار سه حالتی MEMS.
شکل 2. پهنای پرتو آنتن: کوتاه برد(چپ)، میان برد (وسط)، دوربرد (راست).
شکل 3. هدایت پرتو با لنزهای راتمن.
3. پردازش سیگنال رادار
1.3. انتخاب پلتفرم توسعه- FPGA در برابر DSP
جدول 1. مقایسه سرعت- FPGA در برابر پردازشگر هسته دوگانه و DSP.
2.3. الگوریتم پردازش سیگنال
3.3. اجرای روش تحقیق
4. اجرای سخت‌افزار
1.4. مدول‌های HDL
جدول 2. مقایسه ضوابط توسعه.
شکل 4. سیگنال چیرپ FMCW و فرکانس تداخل. (برای تفسیر مرجع‌ها برای رنگ‌آمیزی راهنمای شکل، به خواننده توصیه می‌شود به نسخه وب این مقاله مراجعه کند).
شکل 5. الگوریتم پردازش سیگنال.
شکل 6. مدول سطح بالا.
شکل 7. مدول‌های بلوک ساختمانی HDL.
جدول 3. واحدهای پردازش سیگنال.
2.4. ملاحظات نقطه ثابت
3.4. بهینه‌سازی HDL
4.4. استفاده از منابع
5.4. نهفتگی پردازش
5. اعتبارسنجی سخت‌افزار
جدول 4. استفاده منابع از سیستم پردازش سیگنال رادار سه حالتی.
جدول 5. نهفتگی پردازش بر virtex 5 FPGA به میلی ثانیه.
شکل 8. سناریوی آزمون چند هدفی.
شکل 9. مجموعه آزمایشی استفاده شده برای اعتبارسنجی سخت‌افزار
جدول 6. نتایج آزمون برای SRR.
جدول 7. نتایج آزمون برای MRR.
جدول 8. نتایج آزمون برای LRR.
جدول 9. مشخصات طراحی رادار سه حالتی.
6. نتیجه‌گیری و آثار آتی
تقدیر و تشکر
کلمات کلیدی
1-مقدمه
2. اصل عملیاتی رادار سه حالتی MEMS
شکل 1. نمودار بلوک رادار سه حالتی MEMS.
شکل 2. پهنای پرتو آنتن: کوتاه برد(چپ)، میان برد (وسط)، دوربرد (راست).
شکل 3. هدایت پرتو با لنزهای راتمن.
3. پردازش سیگنال رادار
1.3. انتخاب پلتفرم توسعه- FPGA در برابر DSP
جدول 1. مقایسه سرعت- FPGA در برابر پردازشگر هسته دوگانه و DSP.
2.3. الگوریتم پردازش سیگنال
3.3. اجرای روش تحقیق
4. اجرای سخت‌افزار
1.4. مدول‌های HDL
جدول 2. مقایسه ضوابط توسعه.
شکل 4. سیگنال چیرپ FMCW و فرکانس تداخل. (برای تفسیر مرجع‌ها برای رنگ‌آمیزی راهنمای شکل، به خواننده توصیه می‌شود به نسخه وب این مقاله مراجعه کند).
شکل 5. الگوریتم پردازش سیگنال.
شکل 6. مدول سطح بالا.
شکل 7. مدول‌های بلوک ساختمانی HDL.
جدول 3. واحدهای پردازش سیگنال.
2.4. ملاحظات نقطه ثابت
3.4. بهینه‌سازی HDL
4.4. استفاده از منابع
5.4. نهفتگی پردازش
5. اعتبارسنجی سخت‌افزار
جدول 4. استفاده منابع از سیستم پردازش سیگنال رادار سه حالتی.
جدول 5. نهفتگی پردازش بر virtex 5 FPGA به میلی ثانیه.
شکل 8. سناریوی آزمون چند هدفی.
شکل 9. مجموعه آزمایشی استفاده شده برای اعتبارسنجی سخت‌افزار
جدول 6. نتایج آزمون برای SRR.
جدول 7. نتایج آزمون برای MRR.
جدول 8. نتایج آزمون برای LRR.
جدول 9. مشخصات طراحی رادار سه حالتی.
6. نتیجه‌گیری و آثار آتی
تقدیر و تشکر
ترجمه چکیده
این مقاله پلتفرم Xilinx Virtex 5 FPGA مبتنی بر الگوریتم پردازش سیگنال ارائه می‌هد که برای استفاده در رادار خودکار 77 GHz FMCW سه حالتی مبتنی بر MEMS طراحی، اجرا و به لحاظ آزمایشی اصلاح شد تا بازه و شتاب اهداف در مجاورت وسیله نقلیه میزبان تعیین شود. این موضوع پوشش رادار کوتاه (SRR)، میان (MRR) و دوربرد با استفاده از FPGA منفرد فراهم می‌کند. رادار MEMS مرکب از سوئیچ‌های MEMS SP3T RF، لنزهای راتمن ریز و آنتن باریک تعبیه شده در سوئیچ‌های MEMS SPST علاوه بر سایر مولفه‌های ریزالکترونیکی است. ماژول CA-CFAR برای حذف اهداف نادرست در سناریوی درهم‌ریخته چندهدفی استفاده می‌شود. الگوریتم توسعه‌یافته رادار MEMS را قادر به کشف 6 هدف در گستره زمانی 6.1 میلی ثانیه بین فاصله 20-170 متر با وضوح بازه 0.07، 0.11 و 0.19 متر به ترتیب برای SRR، MRR و LRR می‌کند. حداکثر سرعت نسبی 300 km/h را می‌توان با دقتِ سرعت 6.48 km/h تعیین کرد. نرخ بازیابی 2.048 ms برای هر حالت در رادار است که تقریباً 40 برابر کمتر از رادار در دسترس تجاری BOSCH LRR3 است. الگوریتم پردازش سیگنال رادار مبتنی بر FPGA را می‌توان در ASIC اجرا کرد که برای کمتر کردن هزینه تولید برای حجم بالای تراشه ساخته شده است. این امر رادارهای خودکار را قادر خواهد کرد تبدیل به آیتمی استاندارد برای تمام وسایل نقلیه جاده‌ای شود.
موضوعات مرتبط
مهندسی و علوم پایه
مهندسی کامپیوتر
شبکه های کامپیوتری و ارتباطات
چکیده انگلیسی
This paper presents a Xilinx Virtex 5 FPGA platform based signal processing algorithm that was designed, implemented and experimentally verified for use in a MEMS based tri-mode 77â¯GHz FMCW automotive radar to determine range and velocity of targets in the vicinity of a host vehicle. It provides short (SRR), medium (MRR), and long-range radar (LRR) coverage using a single FPGA. The MEMS radar comprises of MEMS SP3T RF switches, microfabricated Rotman lens and a microstrip antenna embedded with MEMS SPST switches, in addition to other microelectronic components. A CA-CFAR module has been used to eliminate false targets in a multi-target clutter affected scenario. The developed algorithm enables the MEMS radar to detect 6 targets in a time span of 6.1â¯ms between a distance of 20-170 m with range resolutions of 0.07, 0.11 and 0.19 m respectively for SRR, MRR and LRR. A maximum relative velocity of 300â¯km/h can be determined with a velocity resolution of 6.84â¯km/h. The refresh rate is 2.048â¯ms for each mode of radar which is nearly 40 times lower than the commercially available BOSCH LRR3 radar. The developed FPGA based radar signal processing algorithm can be implemented in an ASIC which can be batch fabricated to lower the production cost for high chip volumes. This will enable automotive radars to become a standard item for all the vehicles on the road.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Microprocessors and Microsystems - Volume 58, April 2018, Pages 34-40
Journal: Microprocessors and Microsystems - Volume 58, April 2018, Pages 34-40
نویسندگان
Sabrina Zereen, Sundeep Lal, Mohammed A.S. Khalid, Sazzadur Chowdhury,