کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
724821 | 892433 | 2006 | 10 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
ESD protection of single output buffers in advanced CMOS technologies
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
کلمات کلیدی
موضوعات مرتبط
مهندسی و علوم پایه
سایر رشته های مهندسی
مهندسی برق و الکترونیک
پیش نمایش صفحه اول مقاله

چکیده انگلیسی
In this paper, we propose new circuit design options for increasing the “effective” failure voltage (Vt2) of both NMOS and PMOS output buffer transistors, thereby helping to protect these fragile devices. Using experimental data, device and circuit simulations, we demonstrate how placing a series resistor and either a bias circuit for the buffer gates or secondary ESD diodes may significantly increase Vt2.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Journal of Electrostatics - Volume 64, Issue 2, February 2006, Pages 137–146
Journal: Journal of Electrostatics - Volume 64, Issue 2, February 2006, Pages 137–146
نویسندگان
Michael G. Khazhinsky, James W. Miller, Michael Stockinger, James C. Weldon,