کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
460728 | 696423 | 2010 | 13 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
Finding the best compromise in compiling compound loops to Verilog
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
کلمات کلیدی
موضوعات مرتبط
مهندسی و علوم پایه
مهندسی کامپیوتر
شبکه های کامپیوتری و ارتباطات
پیش نمایش صفحه اول مقاله
![عکس صفحه اول مقاله: Finding the best compromise in compiling compound loops to Verilog Finding the best compromise in compiling compound loops to Verilog](/preview/png/460728.png)
چکیده انگلیسی
Another novel aspect of the proposed system is the observation that the real latencies of the hardware units should be considered as variables of the OHC rather than fixed real values as is usually done in high-level synthesis systems. Experimental results show a significant improvement in the OHC without a significant increase in the execution time due to the use of this search procedure.1
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Journal of Systems Architecture - Volume 56, Issue 9, September 2010, Pages 474-486
Journal: Journal of Systems Architecture - Volume 56, Issue 9, September 2010, Pages 474-486
نویسندگان
Yosi Ben-Asher, Nadav Rotem, Eddie Shochat,