کد مقاله کد نشریه سال انتشار مقاله انگلیسی نسخه تمام متن
4956752 1444591 2017 15 صفحه PDF دانلود رایگان
عنوان انگلیسی مقاله ISI
Design of a reversible floating-point square root using modified non-restoring algorithm
ترجمه فارسی عنوان
طراحی یک ریشه مربع نقطه شناور برگشت پذیر با استفاده از الگوریتم غیر اصلاح شده
کلمات کلیدی
ریاضی کامپیوتر، ریشه مربع نقطه شناور، الگوریتم غیر بازسازی اصلاح شده، معکوس کنترل و تفریق چندگانه، بهینه سازی برگشت پذیر کنترل و تفریق چند منظوره،
ترجمه چکیده
در این کار یک ریشه مربع با یک نقطه ی دقیق دقتی برگشت پذیر با استفاده از الگوریتم غیر اصلاح اصلاح شده ارائه شده است. برای اطلاع ما، این اولین کاری است که برای ریشه مربع نقطه شناور با استفاده از منطق برگشت پذیر ارائه شده است. بلوک اصلی در پیاده سازی ریشه مربع برگشت پذیر با استفاده از تکنیک غیر اصلاح اصلاح شده، معکوس پذیر است. علاوه بر این، بلوک های کنترل شده-تفریق-چندتایی برگشت پذیر بهینه سازی شده به منظور به حداقل رساندن تعداد دروازه های برگشت پذیر، تعداد ورودی های ثابت، تعداد خروجی های زباله تولید شده و همچنین هزینه کوانتوم معرفی می شود. پیشنهادی معکوس بازگشتی یکپارچه با استفاده از یک عدد 8 بیتی برگشت پذیر، یک بیت ثابت 8 بیتی و 25 بیتی، یک ردیف مستطیلی معکوس 12 بیت معکوس، یک ردیف مستطیلی بدون رجیستر 6 بیتی، 4 ریشه مربع بدون علامت برگشت پذیر، ردیف مربع نامعلومی 3 بیتی معکوس و 10 ردیف مربعی بدون معکوس غیر معکوس معکوس یک بیتی.
موضوعات مرتبط
مهندسی و علوم پایه مهندسی کامپیوتر شبکه های کامپیوتری و ارتباطات
پیش نمایش مقاله
طراحی یک ریشه مربع نقطه شناور برگشت پذیر با استفاده از الگوریتم غیر اصلاح شده
چکیده انگلیسی
In this work, a reversible single precision floating-point square root is proposed using modified non-restoring algorithm. To our knowledge, this is the first work proposed for floating-point square root using reversible logic. The main block involved in the implementation of reversible square root using modified non-restoring technique is Reversible Controlled-Subtract-Multiplex. Further, optimized Reversible Controlled-Subtract-Multiplex blocks are introduced in order to minimize the number of reversible gates used, number of constant inputs used, number of garbage outputs produced as well as the quantum cost. The proposed reversible single precision floating-point square root is realized using an 8-bit reversible adder, an 8-bit and a 25-bit reversible shift register, 12-bit reversible unsigned square root, 6-bit reversible unsigned square root, 4-bit reversible unsigned square root, 3-bit reversible unsigned square root and ten 1-bit reversible unsigned square root units.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Microprocessors and Microsystems - Volume 50, May 2017, Pages 39-53
نویسندگان
, ,