کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
4971576 | 1450524 | 2017 | 6 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
Front-end of line and middle-of-line time-dependent dielectric breakdown reliability simulator for logic circuits
ترجمه فارسی عنوان
جلویی خط شبیه ساز خطی و خطی متوسط خطی وابسته به زمان الگویی برای مدارهای منطقی
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
موضوعات مرتبط
مهندسی و علوم پایه
مهندسی کامپیوتر
سخت افزارها و معماری
چکیده انگلیسی
This paper presents a methodology for lifetime estimation of Front-End-of-Line (FEOL) and Middle-of-Line (MOL) time dependent dielectric breakdown (TDDB) in state-of-art logic circuits. The algorithm to extract vulnerable features of MOL-TDDB has been developed and implemented. A traditional 8-bit FFT circuit and a state-of-art Leon3 microprocessor are considered for lifetime calculation. The impact of different use scenarios on circuits is also investigated.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Microelectronics Reliability - Volumes 76â77, September 2017, Pages 81-86
Journal: Microelectronics Reliability - Volumes 76â77, September 2017, Pages 81-86
نویسندگان
Kexin Yang, Taizhi Liu, Rui Zhang, Dae-Hyun Kim, Linda Milor,