کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
5006628 | 1461479 | 2017 | 12 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
Embedded Vernier TDC with sub-nano second resolution using fractional-N PLL
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
کلمات کلیدی
موضوعات مرتبط
مهندسی و علوم پایه
سایر رشته های مهندسی
کنترل و سیستم های مهندسی
پیش نمایش صفحه اول مقاله
![عکس صفحه اول مقاله: Embedded Vernier TDC with sub-nano second resolution using fractional-N PLL Embedded Vernier TDC with sub-nano second resolution using fractional-N PLL](/preview/png/5006628.png)
چکیده انگلیسی
A novel implementation technique for Vernier-based time-to-digital converters is reported. It is based on fractional-N phase-locked loops which allows the design of Vernier clocks with very close frequencies. The Vernier registers comparing counter values have been implemented in hardware in order to guarantee minimum detection latency of the moment of coincidence. Two Vernier clocks with close frequencies increment two 24-bit counters in a Cyclone V FPGA. A Vernier TDC with a demonstrated time resolution of 476Â ps is reported. It is also established that the time resolution limit that can be achieved with the suggested design is 10Â ps.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Measurement - Volume 108, October 2017, Pages 48-54
Journal: Measurement - Volume 108, October 2017, Pages 48-54
نویسندگان
Lars Bengtsson,