کد مقاله کد نشریه سال انتشار مقاله انگلیسی نسخه تمام متن
6945471 1450514 2018 7 صفحه PDF دانلود رایگان
عنوان انگلیسی مقاله ISI
From chip to inverter: Electro-thermal modeling and design for paralleled power devices in high power application
ترجمه فارسی عنوان
از چیپ تا اینورتر: مدلسازی و طراحی حرارتی الکتریکی و حرارتی برای دستگاههای قدرت موازی در برنامه کاربردی با قدرت بالا
کلمات کلیدی
منطقه تراشه، از دست دادن چیپ های مشابه اینورتر قدرت بالا، طراحی الکتریکی حرارتی، بهینه سازی ساختار سوئیچ قدرت،
ترجمه چکیده
از دست دادن قدرت و استرس حرارتی اجزای نیمه هادی نسبت به قابلیت اطمینان اینورتر با قدرت بالا ارتباط دارد. علاوه بر پارامترهای الکتریکی اینورتر، اندازه نیمه هادی نیز عامل مهمی در عملکرد الکتریکی اینورتر می باشد. در این مقاله، یک مدل الکتریکی حرارتی که با محدوده تراشه ارتباط دارد و تعداد موزاییک تراشه همبسته است، برای محاسبه افت ولتاژ و دمای اتصالات ساخته شده است. سپس، رابطه بین اندازه تراشه ها و رفتارهای حرارتی / حرارتی اینورتر می تواند با استفاده از این مدل ایجاد شود، که امکان طراحی انعطاف پذیری بیشتری را برای بهینه سازی کارایی اینورتر و بارگذاری حرارتی فراهم می آورد. در نهایت، روش طراحی الکتریکی حرارتی اینورتر به درستی انتخاب منطقه تراشه و شماره در یک سوئیچ قدرت ایجاد شده است. به عنوان یک مطالعه موردی، ساختار بهینه چیپ هماهنگ در اینورتر قدرت بالا تخمین زده شده و نتایج در فرکانس خروجی متغیر متفاوت مقایسه می شود. با انتخاب منطقه تراشه و شماره در منطقه هدف، دمای اتصال می تواند در محدوده محدود حفظ شود.
موضوعات مرتبط
مهندسی و علوم پایه مهندسی کامپیوتر سخت افزارها و معماری
پیش نمایش مقاله
از چیپ تا اینورتر: مدلسازی و طراحی حرارتی الکتریکی و حرارتی برای دستگاههای قدرت موازی در برنامه کاربردی با قدرت بالا
چکیده انگلیسی
Power loss and thermal stress of semiconductor components are closely related to the reliability of high power inverter. In addition to the inverter electrical parameters, the size of semiconductor is also an important factor in inverter electro-thermal performance. In this paper, an electro-thermal model correlated with chip area and chip paralleled number is built to calculate the power switch loss and junction temperature. Then, the relationship between chips size and inverter loss/thermal behaviors can be established by this model, enabling more flexible in chip design to optimize the inverter efficiency and thermal loading. Finally, the inverter electro-thermal design procedure is established to properly select the chip area and number in a power switch. As a case study, the optimal chip paralleled structure in the high power inverter is estimated and the results are compared under varying inverter output frequency. By selecting the chip area and number in the target region, junction temperature can maintain in the limited range.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Microelectronics Reliability - Volume 87, August 2018, Pages 271-277
نویسندگان
, , , , ,