کد مقاله کد نشریه سال انتشار مقاله انگلیسی نسخه تمام متن
4971219 1450464 2017 8 صفحه PDF دانلود رایگان
عنوان انگلیسی مقاله ISI
Excess power elimination in high-resolution dynamic comparators
ترجمه فارسی عنوان
حذف قدرت بیش از حد در مقایسه با پویا با رزولوشن بالا
کلمات کلیدی
ترجمه چکیده
در این مقاله، یک روش برای کاهش مصرف انرژی کمپرسورهای دو مرحله ای ارائه شده است. در مقایسه دو مرحله ای مقایسه پویا، مرحله اول (قبل از تقویت کننده مرحله) ولتاژ دیفرانسیل ورودی را تقویت می کند. سپس مرحله دوم (مرحله لخت) فعال می شود و مقایسه را تمام می کند. هنگامی که مقایسه در مورد پایان است، تعادل بازخورد مثبت از مرحله لچ تمایل به شیب به سمت یکی از خروجی؛ پس از این، تا پایان مقایسه، نیازی به افزایش اضافی قبل از تقویت است که باعث مصرف بیش از حد انرژی می شود. در این مقاله، یک روش برای از بین بردن این بخش از مصرف برق پیشنهاد شده است. نشان داده شده است که با کاهش قابل توجهی در مصرف برق، این روش بر رفتار پویا مقادیر نظیر ولتاژ سرعت و افست تاثیر نمی گذارد. این روش مصرف انرژی را 30٪ تا 58٪ کاهش می دهد. شبیه سازی پست و همچنین مشتقات تحلیلی و شبیه سازی های اساسی اثبات سودمندی روش پیشنهادی را نشان می دهد.
موضوعات مرتبط
مهندسی و علوم پایه مهندسی کامپیوتر سخت افزارها و معماری
پیش نمایش مقاله
حذف قدرت بیش از حد در مقایسه با پویا با رزولوشن بالا
چکیده انگلیسی
In this paper, a method is presented to reduce the power consumption of the two-stage dynamic comparators. In the two-stage dynamic comparators, the first stage (pre-amplifier stage) amplifies the input differential voltage. Then the second stage (latch stage) is activated and finishes the comparison. When the comparison is about to finish, the balance of the positive feedback of the latch stage tends to tilt toward one of the outputs; after this, to the end of the comparison, there is no need for additional pre-amplification gain which causes excess power consumption. In this paper, a method is proposed to eliminate this part of power consumption. It is shown that while reducing the power consumption significantly, the method does not affect the dynamic behavior of the comparator such as speed or offset voltage. This method reduces the power consumption by 30% to 58%. Post Layout Simulations as well as analytical derivations and schematic simulations prove the beneficial performance of the proposed method.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Microelectronics Journal - Volume 64, June 2017, Pages 45-52
نویسندگان
, ,