کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
541809 | 871496 | 2011 | 9 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
Mitigating soft errors in SRAM-based FPGAs by decoding configuration bits in switch boxes
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
موضوعات مرتبط
مهندسی و علوم پایه
مهندسی کامپیوتر
سخت افزارها و معماری
پیش نمایش صفحه اول مقاله
چکیده انگلیسی
This paper proposes a new switch box architecture in SRAM-based FPGAs to mitigate soft errors. In this switch box architecture, the number of SRAM bits required for programming the switch box is reduced to 67% without any impact on routing capability of the switch box. This architecture does not require any modification of the existing placement and routing algorithms. The architecture was evaluated on several MCNC benchmarks using the VPR tool. Experimental results show that this architecture decreases the susceptibility of switch boxes to SEUs by about 20% on average compared to the traditional ones.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Microelectronics Journal - Volume 42, Issue 1, January 2011, Pages 12–20
Journal: Microelectronics Journal - Volume 42, Issue 1, January 2011, Pages 12–20
نویسندگان
Hassan Ebrahimi, Morteza Saheb Zamani, Hamid R. Zarandi,