کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
543004 | 871610 | 2006 | 23 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
Systolic Galois field exponentiation in a multiple-valued logic technique
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
موضوعات مرتبط
مهندسی و علوم پایه
مهندسی کامپیوتر
سخت افزارها و معماری
پیش نمایش صفحه اول مقاله
![عکس صفحه اول مقاله: Systolic Galois field exponentiation in a multiple-valued logic technique Systolic Galois field exponentiation in a multiple-valued logic technique](/preview/png/543004.png)
چکیده انگلیسی
In this paper, we present two new parallel-in parallel-out systolic array architectures to compute the exponentiation operation for the field GF(2k) in a multiple-valued logic (MVL) approach, using the composite field GF((22)m). We compare both circuits with the circuit that use GF(2k) as its basis. The proposed circuits require much less amount of chip area, less clock cycles to generate the final output, and are highly regular, thus they are well suited for VLSI.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Integration, the VLSI Journal - Volume 39, Issue 3, June 2006, Pages 229–251
Journal: Integration, the VLSI Journal - Volume 39, Issue 3, June 2006, Pages 229–251
نویسندگان
Nabil Abu-Khader, Pepe Siy,