کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
6942189 | 1450223 | 2018 | 13 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
Efficient parasitic-aware hybrid sizing methodology for analog and RF integrated circuits
ترجمه فارسی عنوان
روش اندازه گیری ترکیبی با روش انگیزشی کارآمد برای مدارهای مجتمع آنالوگ و رادیویی
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
کلمات کلیدی
موضوعات مرتبط
مهندسی و علوم پایه
مهندسی کامپیوتر
سخت افزارها و معماری
چکیده انگلیسی
In this paper, a highly efficient parasitic-aware hybrid sizing methodology is proposed. It involves geometric programming (GP) as the first phase, both single-objective and many-objective evolutionary algorithms (EA) as the second sizing phase. The circuit performance constraints and layout-induced parasitics are considered simultaneously right from the GP sizing phase, while the optimization accuracy is significantly improved in the EA sizing phase. The proposed methodology features an effective integration of layout information into both sizing phases. It has been used to optimize several high-performance analog and RF circuits in different CMOS technologies. The experimental results demonstrate high efficacy of our proposed parasitic-aware hybrid sizing methodology.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Integration - Volume 62, June 2018, Pages 301-313
Journal: Integration - Volume 62, June 2018, Pages 301-313
نویسندگان
Tuotian Liao, Lihong Zhang,