کد مقاله کد نشریه سال انتشار مقاله انگلیسی نسخه تمام متن
6945373 1450474 2016 12 صفحه PDF دانلود رایگان
عنوان انگلیسی مقاله ISI
Off-chip bus power minimization using serialization with cache-based encoding
ترجمه فارسی عنوان
کم کردن توان اتوبوس خاموش تراشه با استفاده از سریال سازی با رمزگذاری مبتنی بر حافظه پنهان
کلمات کلیدی
قدرت حافظه اطلاعات حافظه، کدگذاری مقدار مکرر، سریال سازی، به حداقل رساندن داده ها درون و خارج از تراشه،
موضوعات مرتبط
مهندسی و علوم پایه مهندسی کامپیوتر سخت افزارها و معماری
چکیده انگلیسی
The data bus is a major component of high power consumption in small process high-performance systems and in systems-on-chip (SoC) design. This paper presents an analysis of different state-of-the-art techniques for reducing the power of off-chip memory bus interface, with proposing an approach overcoming some limitations existing in the state-of-art methods. More precisely, the paper introduces a serialization (S) method combined with cache-based encoding scheme, aiming at saving the optimal possible power for off-chip memory bus. Bus serialization reduces the number of transmission wires, while a Serialization-Widening (SW) approach reduces the bus capacitance and the number of transmission wires. Experimental results show that, for off-chip data bus, the serialization approach with cache-based encoding achieves 31% and 52% power reduction for single-core and multi-core applications, respectively, when using fixed voltage and frequency with 128 bits data bus.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Microelectronics Journal - Volume 54, August 2016, Pages 138-149
نویسندگان
, , , , ,