کد مقاله کد نشریه سال انتشار مقاله انگلیسی نسخه تمام متن
6945470 1450515 2018 16 صفحه PDF دانلود رایگان
عنوان انگلیسی مقاله ISI
Hardware redundancy architecture based on reconfigurable logic blocks with persistent high reliability improvement
ترجمه فارسی عنوان
معماری انحصاری سخت افزاری بر پایه بلوک های منطقی قابل تنظیم با بهبود پایداری بالا
کلمات کلیدی
ترجمه چکیده
قابلیت اطمینان سیستم دیجیتال بر روی تراشه امروزه در بسیاری از کاربردهای مهم مورد توجه مهم است. برای دستیابی به قابلیت اطمینان بالا معماری های افزونگی سخت افزاری اغلب استفاده می شوند. یکی از معماری های اغلب مورد استفاده، افزونگی مدولار سه گانه به علت سادگی آن و بهبود قابلیت اطمینان خوب در مراحل اولیه یک عمر محصول می باشد. با این حال، یکی از نقاط قوت اصلی آن سربارهای سطح بالا است، که به ویژه در برنامه های کاربردی غیر بحرانی مشکلی ایجاد می کند. یک روش جایگزین بر اساس بلوک های منطقی قابل تنظیم در این مقاله برای برنامه های کاربردی غیر بحرانی پیشنهاد شده است. هدف این است که سطح بالای سربار را در زیر سطوح انبساط مدولار سه گانه کاهش دهد و همچنین کلیه قابلیت اطمینان سیستم را در طول عمر عملیاتی محصول افزایش دهد. نتایج تجربی نشان می دهد که با استفاده از بلوک های منطقی قابل تنظیم به جای افزونگی سه گانه مدولار، سربار ناشی از افزونگی می تواند به میزان قابل توجهی تا 71 درصد کاهش یابد و در عین حال افزایش قابلیت اطمینان سیستم در طول عمر نیز داشته باشد.
موضوعات مرتبط
مهندسی و علوم پایه مهندسی کامپیوتر سخت افزارها و معماری
پیش نمایش مقاله
معماری انحصاری سخت افزاری بر پایه بلوک های منطقی قابل تنظیم با بهبود پایداری بالا
چکیده انگلیسی
On-chip digital system reliability is an important concern today in many critical applications. To achieve high reliability, hardware redundancy architectures are often employed. One of the most frequently used architectures is the triple modular redundancy due to its simplicity and good reliability improvement in the early stages of a product lifetime. However, one of its main drawbacks is the high area overhead, which presents a problem especially in non-time-critical applications. An alternative approach based on reconfigurable logic blocks is proposed in this paper for non-time-critical applications. The aim is to reduce the area overhead below the triple modular redundancy levels while also improving the overall system reliability over the entire operational stage of the product lifetime. Experimental results show that using reconfigurable logic blocks instead of triple modular redundancy the area overhead of redundancy can be significantly reduced up to 71% while also increasing the system reliability over the entire lifetime.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Microelectronics Reliability - Volume 86, July 2018, Pages 38-53
نویسندگان
, , ,