کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
10413376 | 895565 | 2005 | 7 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
Body-tied triple-gate NMOSFET fabrication using bulk Si wafer
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
کلمات کلیدی
موضوعات مرتبط
مهندسی و علوم پایه
سایر رشته های مهندسی
مهندسی برق و الکترونیک
پیش نمایش صفحه اول مقاله
چکیده انگلیسی
We fabricated firstly body-tied triple-gate NMOSFETs that have fin top width of 30Â nm, fin bottom width of 61Â nm, fin height of 99Â nm, and gate length of 116Â nm. Fabrication process steps of the devices are compatible with that of conventional bulk planar channel MOSFET technology and explained in detail in this paper. This MOSFET shows excellent transistor characteristics, such as very low subthreshold swing, Drain Induced Barrier Lowering (DIBL) of 24Â mV/V, almost no body bias effect, and orders of magnitude lower ISUB/ID than planar channel DRAM cell transistors. By optimizing process further, it is expected that cost effective body-tied triple-gate MOSFETs can be applied to real Integrated Circuits (ICs).
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Solid-State Electronics - Volume 49, Issue 3, March 2005, Pages 377-383
Journal: Solid-State Electronics - Volume 49, Issue 3, March 2005, Pages 377-383
نویسندگان
Tai-su Park, Siyoung Choi, Deok-Hyung Lee, U-In Chung, Joo Tae Moon, Euijoon Yoon, Jong-Ho Lee,