کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
9699181 | 1461440 | 2005 | 4 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
Strained-Si n-MOS surface-channel and buried Si0.7Ge0.3 compressively-strained p-MOS fabricated in a 0.25 μm heterostructure CMOS process
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
کلمات کلیدی
موضوعات مرتبط
مهندسی و علوم پایه
سایر رشته های مهندسی
مهندسی برق و الکترونیک
پیش نمایش صفحه اول مقاله
چکیده انگلیسی
A 0.25 μm complimentary metal oxide semiconductor (CMOS) process has been used to fabricate surface channel strained-Si n-MOS devices and buried, compressively-strained-Si0.7Ge0.3 channel p-MOS. Enhancements in performance of on-current, transconductance and mobility over bulk, relaxed Si CMOS devices are demonstrated for both n- and p-MOS devices for all gate lengths fabricated from 0.1 up to 10 μm. The performance is compared to surface channel strained-Si CMOS which is superior to the buried channel results. Possible reasons are discussed.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Materials Science in Semiconductor Processing - Volume 8, Issues 1â3, FebruaryâJune 2005, Pages 343-346
Journal: Materials Science in Semiconductor Processing - Volume 8, Issues 1â3, FebruaryâJune 2005, Pages 343-346
نویسندگان
D.J. Paul, M. Temple, S.H. Olsen, A.G. ONeill, Y.T. Tang, A.M. Waite, C. Cerrina, A.G.R. Evans, X. Li, J. Zhang, D.J. Norris, A.G. Cullis,