کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
5010421 | 1462207 | 2016 | 24 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
Simulation-based study of negative capacitance double-gate junctionless transistors with ferroelectric gate dielectric
ترجمه فارسی عنوان
مطالعه شبیه سازی ترانزیستورهای دوگانه منفرد خازنی منفرد با دی الکتریک دیود الکتریکی
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
کلمات کلیدی
ترانزیستور بدون اتصال دیود الکتریکی دیود برق، خازن منفی، برنامه های مصرف برق، شبیه سازی عددی،
موضوعات مرتبط
مهندسی و علوم پایه
سایر رشته های مهندسی
مهندسی برق و الکترونیک
چکیده انگلیسی
In this work, a kind of negative capacitance double-gate junctionless transistor (NC-DG-JLT) with ferroelectric (FE) gate dielectric and metal-ferroelectric-metal-insulator-semiconductor (MFMIS) structure is proposed. It is demonstrated that NC-DG-JLTs can lower off-state current, improve on-state drain current, and lower subthreshold swing at the same time compared with its conventional DG JLT counterpart using numerical simulation. The steep subthreshold swing (SSÂ <Â 60Â mV/dec) is achieved at room temperature. The related physical mechanisms are discussed in detail. The low off-state current and high on/off current ratio could be obtained even for ultra-small transistors by optimizing the device parameters. NC-DG-JLTs have a great potential for low power dissipation applications.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Solid-State Electronics - Volume 126, December 2016, Pages 130-135
Journal: Solid-State Electronics - Volume 126, December 2016, Pages 130-135
نویسندگان
Chunsheng Jiang, Renrong Liang, Jing Wang, Jun Xu,