کد مقاله کد نشریه سال انتشار مقاله انگلیسی نسخه تمام متن
541754 871490 2007 5 صفحه PDF دانلود رایگان
عنوان انگلیسی مقاله ISI
An optimal silicidation technique for electrostatic discharge protection sub-100 nm CMOS devices in VLSI circuit
موضوعات مرتبط
مهندسی و علوم پایه مهندسی کامپیوتر سخت افزارها و معماری
پیش نمایش صفحه اول مقاله
An optimal silicidation technique for electrostatic discharge protection sub-100 nm CMOS devices in VLSI circuit
چکیده انگلیسی

In this paper we propose a silicide design consideration for electrostatic discharge (ESD) protection in nanoscale CMOS devices. According to our practical implementation, it is found that a comprehensive silicide optimization can be achieved on the gate, drain, and source sides with very few testkey designs. Our study shows that there is a high characteristic efficiency for various conditions; in particular, for optimizing the performance of sub-100 nm complementary metal-oxide-semiconductor devices in system-on-a-chip era.

ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Microelectronic Engineering - Volume 84, Issue 2, February 2007, Pages 213–217
نویسندگان
, , ,