کد مقاله | کد نشریه | سال انتشار | مقاله انگلیسی | نسخه تمام متن |
---|---|---|---|---|
6943620 | 1450363 | 2014 | 5 صفحه PDF | دانلود رایگان |
عنوان انگلیسی مقاله ISI
A technological and electrical study of self-aligned charge-trap split-gate memory devices
ترجمه فارسی عنوان
یک مطالعه تکنولوژیکی و الکتریکی از دستگاه های حافظه تقسیم گری شارژر خود تنظیم شده است
دانلود مقاله + سفارش ترجمه
دانلود مقاله ISI انگلیسی
رایگان برای ایرانیان
کلمات کلیدی
تقسیم دروازه، تله شارژ، فلاش، پنجره حافظه، پنجره برنامه نویسی، فوق العاده پوسته پوسته شدن،
موضوعات مرتبط
مهندسی و علوم پایه
مهندسی کامپیوتر
سخت افزارها و معماری
چکیده انگلیسی
Ultra-scaled self-aligned split-gate memories were fabricated with memory gate lengths of 16 nm and select gate lengths of 30 nm; charge trapping layer is Si3N4. Functionality of such memories was demonstrated, with a programming window of 6.5 V (writing) and over than 6 V (erasing) at 20 μs.
ناشر
Database: Elsevier - ScienceDirect (ساینس دایرکت)
Journal: Microelectronic Engineering - Volume 118, 25 April 2014, Pages 15-19
Journal: Microelectronic Engineering - Volume 118, 25 April 2014, Pages 15-19
نویسندگان
C. Charpin-Nicolle, A. de Luca, A. Persico, G. Médico, C. Tallaron, F. Aussenac, R. Kies, G. Molas, L. Masoero, O. Cueto, B. de Salvo,